ハードウェア実験 第1回

2016-04-07

課題1

  1. RSラッチを構成せよ。
  2. レベルセンシティブDラッチを構成せよ。ただし、RSラッチを用いること。
  3. レベルセンシティブDラッチを2つ用いて、エッジトリガDラッチ(フリップフロップ)を構成せよ。

要求項目

締切: 2016-04-13 23:59:59 JST.

補足

注意事項

短絡させないように注意すること。

LEDを点灯させる際は、必ず電流制限抵抗を合わせて用いること。

ICが壊れている可能性を念頭に置くこと。

使用するIC

実験で用いるIC群は、74シリーズと呼ばれる。74シリーズには、スタンダード, S, LS, HCなどいくつかの種類がある。今回実験で使うICに共通の仕様を以下に挙げる.

  1. どちらが左側か分かるよう、左側には切り欠きまたはマークがある。
  2. ごく一部の例外を除き、電源ピンは左上と右下。左上が+、 右下がGND。
  3. 電源電圧は5V(詳しくは資料を参照)

今回の課題で使用する可能性があるICの内部構成図を以下に載せる。

Vccとは電源(5V)繋ぐ端子であり、GNDとは電源(0V)に繋ぐ端子である。(ICは電源に繋ぐ必要があることに注意。)
7400 7402
7404 7408
7432 7486

RSラッチ

RSラッチは以下の表のような動作をして1ビットの情報を保持する回路である。

入力出力
RSQQ
1001
0110
00直前の値を保持

Rのみ1にするとQが0になり(リセット)、Sのみを1にするとQが1になる(セット)。RとSを両方0の状態に戻すとQは直前の値を保持する。QはQを反転した値が出力される。RとSを両方同時に1にする事は禁止されている。

動作を波形図で表すと以下のようになる。Rを1にすると少し遅れてQが0に、Qが1になる。Sを1にすると少し遅れてQが1に、Qが0になる。(遅延は第2回で取り上げる。)
RS wave

RSラッチは次の図のようにNORゲートを接続して作る事ができる。
RS latch

Sを0にしたままRを1にすると次のような動作をする。

次に、この状態からRを0に戻しても、QとQの値はそれぞれ0と1のままである。

Rを0にしたままSを1にすると、同様なメカニズムでQとQがそれぞれ1と0になり、Sを0に戻した後もこの値を保持し続ける。

レベルセンシティブDラッチ

レベルセンシティブDラッチは以下の表のような動作をして1ビットの情報を保持する回路である。トランスペアレントラッチとも呼ばれる。

入力出力
clockDQ
100
111
0X直前の値を保持

すなわち、clockが立ち上がっている時(1である)のDの値(=data)が、clockが下がっている期間保持される。

動作を波形図で表すと以下のようになる。clockが1の時は、Dの値の変化は少し遅れてQに出力される。(遅延)
LD wave

エッジトリガDラッチ

エッジトリガDラッチは以下の表のような動作をして1ビットの情報を記録することができる回路である。Dタイプフリップフロップとも呼ばれる。

入力出力
clockDQ
00
11
↑以外X直前の値を保持

すなわち、clockが立ち上がった時(0から1に変化した瞬間)のDの値(=data)が、次のclockの立ち上がりまで保持される。

動作を波形図で表すと以下のようになる。clockが立ち上がってから少し遅れてDの値がQに出力される。(遅延)
FD wave